#### (19)日本国特許庁 (JP)

# (12) 公開特許公報(A)

## (11)特許出願公開番号

## 特開平8-255929

(43)公開日 平成8年(1996)10月1日

(51) Int.Cl. <sup>6</sup>	
H01L	33/0

## 識別記号 庁内整理番号

FΙ

技術表示箇所

H01S 3/18

H01L 33/00 H01S 3/18 С

## 審査請求 未請求 請求項の数4 OL (全 5 頁)

(21)	出願番
------	-----

#### 特願平7-57689

(71)出題人 000116024

ローム株式会社

(22)出願日 平成7年(1995) 3月16日 京都府京都市右京区西院溝崎町21番地

(72)発明者 園部 雅之

京都市右京区西院溝崎町21番地 ローム株

式会社内


(74)代理人 弁理士 河村 洌 (外2名)


### (54) 【発明の名称】 半導体発光索子の製法


#### (57)【要約】


【目的】 ドライエッチングによるダメージやコンタミ ネーションの付着を防止し、電気特性および発光効率の 向上した半導体発光素子の製法を提供する。

【構成】 (a) 基板1上にチッ化ガリウム系化合物半 導体からなる一方の導電型層を成膜し、(b) 該一方の 導電型層の一部をマスク10で覆い、(c) 該マスクで 覆われない前記一方の導電型層上に少なくとも他の導電 型層を含むチッ化ガリウム系化合物半導体層3、4、 5、6をエピタキシャル成長し、(d) 前記マスクを除 去し、該マスクの除去により露出した前記一方の導電型 層および前記他の導電型層にそれぞれn側およびp側の 電極9、8を設けることにより発光素子のチップを形成 する。









1 基板 6 p型クラッ 4 n型クラッド層 7 キャップ階 5 活性層 10 マスク

#### 【特許請求の範囲】

【請求項1】 (a) 基板上にチッ化ガリウム系化合物 半導体からなる一方の導電型層を成膜し、(b) 該一方 の導電型層の一部をマスクで覆い、(c)該マスクで覆 われない前記一方の導電型層上に少なくとも他の導電型 層を含むチッ化ガリウム系化合物半導体層をエピタキシ ャル成長し、(d)前記マスクを除去し、該マスクの除 去により露出した前記一方の導電型層および前記他の導 電型層にそれぞれn側およびp側の電極を設けることに より発光索子のチップを形成する半導体発光索子の製 法。

【請求項2】 前記一方の導電型層の成膜をチッ化ガリ ウム系化合物半導体の多結晶膜で成膜し、該多結晶膜の 一部を前記マスクで覆ったのち該多結晶膜を高温にして 単結晶化し、該単結晶化して前記マスクで覆われない前 記一方の導電型層上に前記半導体層をエピタキシャル成 長する請求項1記載の半導体発光素子の製法。

【請求項3】 前記一方の導電型層がチッ化ガリウム系 化合物半導体からなる n型バッファ層で、前記一方の導 電型層上に積層されるチッ化ガリウム系化合物半導体か らなるエピタキシャル成長層が少なくとも n型クラッド 層、活性層、p型クラッド層を含む層である請求項1ま たは2記載の半導体発光素子の製法。

【請求項4】 前記一方の導電型層がチッ化ガリウム系 化合物半導体からなるn型バッファ層で、前記一方の導 電型層上に積層されるチッ化ガリウム系化合物半導体か らなるエピタキシャル成長層が少なくともn型層とp型 層とのpn接合を有する層を含むものである請求項1ま たは2記載の半導体発光素子の製法。

### 【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は半導体発光素子の製法に 関する。さらに詳しくは、青色発光に好適なチッ化ガリ ウム系化合物半導体を用いた半導体発光索子の製法に関 する。

【0002】 ここにチッ化ガリウム系化合物半導体と は、III 族元素のGaとV族元素のNとの化合物または III 族元素のGaの一部がAI、Inなど他のIII 族元 素と置換したものおよび/またはV族元素のNの一部が P、Asなど他のV族元素と置換した化合物からなる半 導体をいう。

【0003】また、半導体発光素子とは、pn接合また はダブルヘテロ接合を有する発光ダイオード(以下、L EDという)、スーパルミネッセントダイオード(SL D) または半導体レーザダイオード(以下、LDとい う) などの光を発生する半導体素子をいう。

[0004]

【従来の技術】従来青色の LED は赤色や緑色に比べて 輝度が小さく実用化に難点があったが、近年チッ化ガリ ウム系化合物半導体を用い、Mgをドーパントした低抵 50 出させる。エッチングは硝酸とリン酸の混合液によるウ

抗のp型半導体層がえられたことにより、輝度が向上し 脚光をあびている。

【0005】ところで、チッ化ガリウム系のLEDの製 法はつぎに示されるような工程で行われ、その完成した チッ化ガリウム系化合物半導体の斜視図を図3に示す。 【0006】まず、サファイア (Al2 O3 単結晶) な どからなる基板21に400~700℃の低温で有機金 属化合物気相成長法(以下、MOCVD法という)によ りキャリアガスH2 とともに有機金属化合物ガスである 10 トリメチルガリウム (以下、TMGという)、NH3 お よびドーパントとしてのSiH4などを供給し、n型の GaN層からなる低温バッファ層22を0.01~0. 2 μm程度形成し、ついで900~1200℃の高温で 同じガスを供給し同じ組成のn型のGaNからなる高温 バッファ層23を2~5 µm程度形成する。

【0007】ついで前述のガスにさらにトリメチルアル ミニウム(以下、TMAという)の原料ガスを加え、n 型ドーパントのSiを含有したn型Alx Gai-x N (0<x<1) 層を成膜し、ダブルヘテロ接合形成のた 20 めのn型クラッド層24を0.1~0.3 μm程度形成 する。

【0008】 つぎに、バンドギャップエネルギーがクラ ッド層のそれより小さくなる材料、たとえば前述の原料 ガスのTMAに代えてトリメチルインジウム(以下、T M I という) を導入し、G ay I n 1-y N (0 < y ≤ 1) からなる活性層25を0.05~0.1 μ m程度形 成する。

【0009】さらに、n型クラッド層24の形成に用い たガスと同じ原料のガスで不純物原料ガスをSiH4に 30 代えてp型不純物としてMgまたはZnをビスシクロペ ンタジエニルマグネシウム (Mg (C5H5) 2) (以 下、Cp2 Mgという)またはジメチル亜鉛(以下、D MZnという)として加えて反応管に導入し、p型クラ ッド層26であるp型Alx Gal-x N層を気相成長さ せる。これらのn型クラッド層24と活性層25とp型 クラッド層26とによりダブルヘテロ接合が形成され る。

【0010】ついでキャップ層27形成のため、前述の バッファ層23と同様のガスで不純物原料ガスとしてC p2 MgまたはDMZnを供給してp型のGaN層を 0. 3~1 μ m程度成長させる。

【0011】そののちSiO2やSi3 N4などの保護 膜を半導体層の成長層表面全面に設け、400~800 °C、15~60分間程度アニールを行い、p型クラッド 層26およびキャップ層27の活性化を図る。

【0012】ついで、保護膜を除去したのち、n側の電 極を形成するため、レジストを塗布してパターニングを 行い、成長した各半導体層の一部をエッチング除去して n型層であるクラッド層24またはバッファ層23を露 エットエッチングかまたはCl2とBCl3の混合ガス などを導入した塩素系プラズマによる反応性イオンエッ チングであるドライエッチングにより行われる。

【0013】ついで、Au、Alなどの金属膜をたとえ ば蒸着、スパッタリングなどにより形成してp側および n側の両電極29、30を形成し、ダイシングすること によりLEDチップを形成している。

【0014】前述のチッ化ガリウム系化合物半導体を用 いた半導体発光素子の製法では、前述のように、基板と してサファイア基板を用いているため、裏面から電極を とることができず、積層された半導体層の一部をエッチ ングしてn型半導体層であるクラッド層24またはバッ ファ層23を露出させ、その露出面に n 側電極30を設 けている。このエッチングはウエットエッチングにより 行うと250℃以上の髙温で、10~30分間の長時間 行わなければならず、またエッチング面の垂直性がえら れないという理由からドライエッチングが一般に用いら れている。

#### [0015]

【発明が解決しようとする課題】しかし、前述のチッ化 ガリウム系化合物半導体をドライエッチングによりエッ チングすると、イオン衝撃による半導体層の表面がダメ ージを受けること、半導体層の組成にAlが存在すると CIとAIとが化合して塩化アルミニウムが生成され、 エッチングにより露出した面に付着してコンタミネーシ ョンとなる。塩化アルミニウムがエッチングにより露出 した表面で電極が設けられる場所に付着すると電極との 接触抵抗が増大したり、側壁に付着すると発生する光の 出力を低下させたり、散乱させたりするという問題があ る。

【0016】さらに、Cl2ガスは一般に有毒で、取扱 いが難しいという問題がある。

【0017】本発明はこのような問題を解決し、ドライ エッチングによるダメージやコンタミネーションの付着 を防止し、電気特性および発光効率の向上した半導体発 光索子の製法を提供することを目的とする。

#### [0018]

【課題を解決するための手段】本発明の半導体発光素子 の製法は、(a)基板上にチッ化ガリウム系化合物半導 体からなる一方の導電型層を成膜し、(b)該一方の導 電型層の一部をマスクで覆い、(c)該マスクで覆われ ない前記一方の導電型層上に少なくとも他の導電型層を 含むチッ化ガリウム系化合物半導体層をエピタキシャル 成長し、(d)前記マスクを除去し、該マスクの除去に より露出した前記一方の導電型層および前記他の導電型 層にそれぞれn側およびp側の電極を設けることを特徴 とする。

【0019】前記一方の導電型層の成膜をチッ化ガリウ ム系化合物半導体の多結晶膜で成膜し、該多結晶膜の一 部を前記マスクで覆ったのち眩多結晶膜を髙温にして単 50 【0026】つぎに、900~1200℃程度の髙温に

結晶化し、該単結晶化して前記マスクで覆われない前記 一方の導電型層上に前記半導体層をエピタキシャル成長 することが、高温のエピタキシャル成長中にマスク形成 工程を入れなくてもよいため好ましい。

【0020】前記一方の導電型層がチッ化ガリウム系化 合物半導体からなるn型バッファ層で、前記一方の導電 型層上に積層されるチッ化ガリウム系化合物半導体から なるエピタキシャル成長層が少なくともn型クラッド 層、活性層、p型クラッド層を含む層であることが、発 10 光効率の高い半導体発光素子がえられるため好ましい。 前記一方の導電型層がチッ化ガリウム系化合物半導体か らなる n 型バッファ層で、前記一方の導電型層上に積層 されるチッ化ガリウム系化合物半導体からなるエピタキ シャル成長層が少なくともn型層とp型層とのpn接合 を有する層を含むものであることが、簡単な構成で半導 体発光素子がえられるため好ましい。

#### [0021]

【作用】本発明の半導体発光素子の製法によれば、バッ ファ層の一部をSiО2 膜などのマスクにより覆ってマ 20 スクされていない部分にのみn型層およびp型層をエピ タキシャル成長させるので、SiO2 膜などの非晶質体 には半導体のエピタキシャル成長はされず付着しない。 その結果、マスクのない部分のみに半導体層が成長し、 そののちマスクを除去することにより、n側電極を形成 することができ、チッ化ガリウム系化合物半導体層を反 応性イオンエッチングなどのエッチングを行わなくてす み、半導体層の組成にかかわらず、コンタミネーション の問題がなく低抵抗の電極形成ができる。

#### [0022]

30 【実施例】つぎに添付図面を参照しながら本発明の半導 体発光素子の製法を説明する。

【0023】図1は本発明の半導体発光累子の製法の一 実施例の工程断面説明図、図2は本発明の半導体発光素 子の製法の他の実施例の工程断面説明図である。

#### 【0024】実施例1

まず、図1 (a) に示されるように、サファイアなどか らなる基板1に、MOCVD法により、たとえばキャリ アガスのH2 にTMGとNH3 の反応ガスを導入し、4 00~700℃で反応させてn型GaNなどのチッ化ガ 40 リウム系半導体層からなる低温バッファ層 2を 0. 01 ~0.2 µm程度成膜する。

【0025】つぎに、MOCVD装置から基板を取り出 し、CVD法により、半導体層の表面全面にSiO2膜 またはSіз N4 膜などからなるマスク10を成膜す る。マスク10の成膜は0.1~0.5 μm程度設けれ ばよい。つぎに通常のフォトリソグラフィ工程により積 層された半導体層をエッチングする部分のみにマスク1 0を残し、その他の部分をエッチングにより除去する (図1(b)参照)。

し、5~30分間保持することにより低温バッファ層2 を単結晶化させる。そののち900~1200℃の高温 に維持したまま低温パッファ層2の形成と同じ原料ガス を導入して反応させると、図1 (c) に示されるよう に、エッチングによりマスク10が除去された部分に n 型GaNの単結晶が成長し、高温バッファ層3を2~4 μm程度設ける。この際、反応ガスの反応による成膜 は、本来全面で行われるが、SiO2やSi3 N4など からなるマスク10は表面が単結晶になっておらず結晶 成長が起らない。そのためマスク10上にはチッ化ガリ ウム系化合物半導体層は成長せず、マスク10が除去さ れて低温バッファ層2が露出した部分のみに成長する。 【0027】つぎに前述のガスにさらにTMAを追加し てn型Alx Ga1-x N (0<x<1) からなるn型ク ラッド層4を0.1~0.3 μm程度形成し、さらに不 純物原料ガスを止め、かつ、TMAに代えてTMIを導 入し、ノンドープまたはn型もしくはp型の活性層5を 0.05~0.1 μm程度形成する。

【0028】さらに、n型クラッド層4の形成に用いたガスと同じ原料ガスで不純物原料ガスを $SiH_4$ などに代えてCp2MgまたはDMZnを供給してp型AlxGa1-xNからなるp型クラッド層6を $0.1\sim0.3 <math>\mu$ m程度、同様にp型GaNからなるキャップ層7を $0.3\sim1 <math>\mu$ m程度成長させる。

【0029】これらのチッ化ガリウム系化合物半導体層は全て前述の高温バッファ層3上に単結晶として成長するため、マスク10よりも上層でマスクがなくなった部分に成膜されるばあいでもマスク10上には成膜されないで、マスクのない部分のみに真っ直ぐ上方に成膜される。

【0030】そののちSiO2 やSi3 N4 などの保護 膜を半導体層の成長層表面全面に設け、400~800 ℃、20~60分間程度のアニールを行い、p型クラッド層6およびキャップ層7の活性化を図る。

【0031】アニールが完了すると、温度を室温まで下げて、保護膜およびマスク10をフッ酸またはフッ酸とフッ化アンモニウム混合溶液(パッファードフッ酸)によるウエットエッチングにより除去する。

【0032】ついで図1 (d) に示されるように、Au、Alなどの金属膜をスパッタリングなどにより設け、積層された化合物半導体層の表面でp型層に電気的に接続されるp側電極8、露出した低温バッファ層2の表面でn型層に電気的に接続されるn側電極9を形成する。つぎに、各チップにダイシングして、LEDチップが形成される。

#### 【0033】 実施例2

実施例1ではダブルヘテロ接合のLEDであったが、図2に示されるように、pn接合のばあいも同様に製造することができる。

【0034】すなわち、実施例1と同様にMOCVD法 50

により成膜された n 型 G a Nからなる低温パッファ層 2 (図 2 (a) 参照) の表面に C V D 法により S i O 2 などからなるマスク 1 0 を 0. 1 ~ 0. 5 μ m 程度成膜 し、n 側電極の形成に必要な部分のみを残し、その他の部分をエッチング除去する (図 2 (b) 参照)。そののち、MOC V D 法により、たとえば n 型 A l u G a 1 ~u N (0 < u < 1) からなる n 型 層 1 4 を 2 ~ 4 μ m 程度およびたとえば p 型 G a v I n 1 ~v N (0 < v ≤ 1) からなる p 型 層 1 6 を 0. 5 ~ 2 μ m 程度、前述と同様のガスにより成長する(図 2 (c) 参照)。

【0035】ついで、マスク10をフッ酸またはフッ酸とフッ化アンモニウム混合溶液によるウエットエッチングにより除去し、Au、Alなどからなる金属膜をスパッタリングなどにより形成し、p側電極18、n側電極19を形成し(図2(d)参照)、各チップにダイシングして、pn接合型のLEDチップが形成される。

【0036】前記各実施例では低温バッファ層2を設けた状態でマスク10を設けているが、この工程でマスク10を設けることにより、マスク10を設けるためにM0CVD装置から取り出す際の温度変化が、400~700℃の低温から室温への変化であるため好ましい。しかし低温バッファ層3は薄く抵抗が大きくなること、基板との不整により結晶欠陥や転位が生じ易く電流が流れにくくなること、などのため電極間抵抗が増加し易い。そこで、n側電極9に接続されるn型層の抵抗を充分小さくするため低温バッファ層2上にさらに900~1200℃の高温で単結晶層からなる高温バッファ層3の一部または全部を設けたのち一旦室温まで下げてMOCVD装置から取り出し、マスク10を設けてもよい。

30 【0037】さらに、前記各実施例ではダブルへテロ接合とヘテロpn接合のLEDであったが、ホモpn接合LEDや種々の構造のレーザダイオードなどのチッ化ガリウム系化合物半導体からなる発光素子についても同様である。またチッ化ガリウム系半導体も前述の組成の材料に限定されず、一般にAlpGaqIn1-p-qN(0≦p<1、0<q≦1、0<p+q≦1)からなり、たとえば活性層のバンドギャップエネルギーがクラッド層のバンドギャップエネルギーより小さくなるように各組成の比率を選定し、p、qの選定により組成を変化させたものでもよい。また、前記AlpGaqIn1-p-qNのNの一部または全部をAsおよび/またはPなどで置換した材料でも同様に本発明を適用できる。

#### [0038]

【発明の効果】本発明の半導体発光索子の製法によれば、作業が難しいエッチング工程が不要となり、工程を大幅に削減できる。さらにドライエッチングによるコンタミネーションの付着を避けることができるため発光効率がよく、安定した発光量で信頼性のある半導体発光素子をうることができる。

#### 50 【図面の簡単な説明】

【図1】本発明の半導体発光素子の製法の一実施例を示 す工程断面説明図である。

【図2】本発明の半導体発光素子の製法の他の実施例を 示す工程断面説明図である。


【図3】従来の半導体発光素子の一例を示す斜視図であ る。

【符号の説明】


1 基板


- 4 n型クラッド層
- 5 活性層
- p型クラッド層
- キャップ層
- 10 マスク
- 14 n型層
- 16 p型層


[図1]













1 基板 4 n型クラッド層 5 活性層


[図3]




【図2】









# PATENT ABSTRACTS OF JAPAN

(11) Publication number:

08-255929

(43) Date of publication of application: 01.10.1996

(51)Int.CI.

H01L 33/00 H01S 3/18

(21) Application number: 07-057689

(71) Applicant: ROHM CO LTD

(22)Date of filing:

16.03.1995


(72)Inventor: SONOBE MASAYUKI

(54) FABRICATION OF SEMICONDUCTOR LIGHT EMITTING ELEMENT

(57) Abstract:

PURPOSE: To enhance the electric characteristics and emission performance by by preventing damage or contamination due to dry etching.

CONSTITUTION: The method for fabrication a semiconductor light emitting element comprises a step (a) for forming a gallium nitride based compound semiconductor layer of one conductivity type on a substrate 1, a step (b) for covering the layer of one conductivity type partially with a mask 10, a step (c) for epitaxially growing gallium nitride based compound semiconductor layers 3, 4, 5, 6 including at least a layer of the other conductivity type on the layer of one conductivity type covered with no mask, and a step (d) for removing the mask and providing n-side and p-side electrodes 9, 8 on the layers of one and the other conductivity types exposed by removing the mask.



## LEGAL STATUS

Date of request for examination

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2000 Japan Patent Office

# FABRICATION OF SEMICONDUCTOR LIGHT EMITTING ELEMENT

Patent number:

JP8255929

**Publication date:** 

1996-10-01

Inventor:

SONOBE MASAYUKI

**Applicant:** 

ROHM CO LTD

Classification:

- international:

H01L33/00; H01S3/18

- european:

Application number: JP19950057689 19950316

Priority number(s):

#### Abstract of JP8255929

PURPOSE: To enhance the electric characteristics and emission performance by by preventing damage or

contamination due to dry etching.

CONSTITUTION: The method for fabrication a semiconductor light emitting element comprises a step (a) for forming a gallium nitride based compound semiconductor layer of one conductivity type on a substrate 1, a step (b) for covering the layer of one conductivity type partially with a mask 10, a step (c) for epitaxially growing gallium nitride based compound semiconductor layers 3, 4, 5, 6 including at least a layer of the other conductivity type on the layer of one conductivity type covered with no mask, and a step (d) for removing the mask and providing n-side and p-side electrodes 9, 8 on the layers of one and the other conductivity types exposed by removing the mask.



